wikichip从台积电的那篇论文中发现，虽然逻辑电路仍在或多或少地沿着历史轨迹前行，但SRAM这方面的路线似乎已经完全崩溃苹果版八位元画家。
台积电在今年早些时候正式推出其N3技术时表示，与N5相比，新节点的逻辑密度将提高1.6倍和1.7倍，但他们没有明说的是，与N5相比，新技术的HDSRAM密度几乎没有任何变化，总体提升聊胜于无，这可能意味着采用新一代3nm工艺的CPU、GPU成本更高，终端产品也会更贵苹果版八位元画家。
在此次IEEE顶会上，台积电谈到了3nm基础版(N3B)节点以及3nm增强型(N3E)的部分数据苹果版八位元画家。简单来说，N3E是N3B稍微“廉价”一些的版本，放在最终芯片上可以说相比性能更注重的是功耗控制方面。
有趣的是，对于新的N3E节点，高密度SRAM位单元尺寸并没有缩小，依然是0.021µm²，这与N5节点的位单元大小完全相同苹果版八位元画家。但你要知道，N3B实装了SRAM缩放，其单元大小仅有0.0199µm²，相比上一个版本缩小了5%。
苹果版八位元画家，尺寸比基础版N3还要大" >
粗略地估算一下，N3E的内存密度（ISO-assistcircuitoverhead）大约为31.8Mib/mm²苹果版八位元画家。
作为对比，英特尔的Intel4（原7nm）将SRAM位元尺寸从0.0312µm²缩小到了0.024µm²苹果版八位元画家。当然，目前Intel7(以前称为10nmEnhancedsuperin)大约为27.8Mib/mm²，相比起来还是落后于台积电的HDSRAM密度。
此外，WikiChip还回顾了Imec的一次演示，PPT显示在带有叉形晶体管的“超过2nm节点”上SRAM密度约为60Mib/mm²苹果版八位元画家。不过这种工艺技术还需要数年时间，目前芯片行业从业者将不得不开发英特尔和台积电上述SRAM密度的半导体。
那么IT之家的各位可能会问了苹果版八位元画家，这所谓的SRAM跟我有什么关系呢？
假设在TSMCN16上有一个100亿晶体管的芯片，其中40%是SRAM，60%是逻辑晶体管，假设其芯片面积约为255mm²，其中45mm²(或17.6%)为SRAM，而将完全相同的芯片切换到N5将变成一个56mm²的芯片，其中22.5%是SRAM，再进一步升级到N3将变成一个44mm²的芯片，但N5和N3E中使用的SRAM的面积都是12.58mm²，这将占据芯片面积的近30%苹果版八位元画家。
展开全文
苹果版八位元画家，尺寸比基础版N3还要大" >
当然，你可能很难感受到这个变化，但对于一些AI硬件来说，其架构要求SRAM覆盖芯片的很大的百分比，这些工程师将比其他工程师感触更深苹果版八位元画家。
着眼于未来，各行各业对缓存SRAM的需求只会增加，而这就导致一时半会很难减少SRAM占用的芯片面积，也无法实现与N5节点明显的成本收益苹果版八位元画家。从本质上来讲，这意味着高性能处理器的芯片尺寸将会增加，这也会导致它们的成本进一步增加。例如大家经常吐槽的英伟达RTX40系列，其GPU芯片就是因为从三星8nm直接跳到了最新的台积电4N工艺才出现成本大幅提高的情况，但如此来看，哪怕是下一代RTX50系列产品恐怕也很难再回归到之前的“低价”水平了。
从成本角度来看，要想削弱SRAM带来的影响的最显著的方法便是采用小芯片设计，并将较大的缓存分解到更便宜的节点上的独立芯片中，也就是AMD在其3DV-Cache处理器中采取的方案苹果版八位元画家。另一种方法是使用替代内存技术，如eDRAM或FeRAM作为缓存，不过各种缓存也是各有优势。
无论如何，在3nm及以上使用基于FinFET的节点减缓SRAM缩放速度似乎是未来几年芯片设计人员面临的主要挑战，而对各位而言可能出现的影响就是终端产品涨价，例如搭载A17芯片的苹果iPhone15Pro系列苹果版八位元画家。
